Home

다기능 칩의 성능 측정을 위해 증폭기와 필터를 이용하여 모듈화 하였다. 시험 구성은 그림 1에 나타내었다. 다기능 모듈의 필요 사항은 필요 전원 3.3V, -3.3V를 인가하였고, MFC를 제어하기 위한 노트 PC와 FPGA가 필요하며, RF 감쇄 측정을 위해 상용 계측기를 통해 감쇄 값을 측정하였다. 원하는 MFC 감쇄 값을 전달하기 위한 UI(User Interface)를 구성하여 감쇄 값을 FPGA로 RS-232 통신으로 전송하면 FPGA에서 그 값을 인식해 LVTTL(Low Voltage Transistor-Transistor Logic) 신호 레벨로 변환하여 MFC에 입력하였다. 감쇄 보정 전, 측정기준 감쇄 제어 값 대비 실측값은 ±1.75dB가 측정되었다. 그림 2에 그래프로 표현 하였다. 오차가 발생하는 이유는 다기능 칩이 가지고 있는 Cross Effect 및 회로 내 비선형성 때문이다. Cross Effect는 MFC의 위상 가변 시 크기 값은 고정이 되어야하지만 변하는 효과이다.

Fig. 1. 
Configuration of the MFC test

Fig. 2. 
Test result according to control data of MFC

다기능 칩을 테스트하기 위해 구성한 회로에는 대표적인 비선형 소자인 증폭기가 사용되었다[7][8]. 회로에 사용된 증폭기는 입력의 변화에 일정한 출력을 내보내기 위해 포화영역에서 동작을 시키도록 설계가 되었기에 비선형성이 더욱 증가하였다. 다기능 모듈 내에 위상 가변과 감쇄 가변 시, 서로 영향을 주기 때문에 위상을 1(5.625°)로 고정시켰을 때 MFC 감쇄 값을 0~31.5dB 가변 하는 것과 위상을 2(11.25°)로 고정 후 감쇄 값을 가변 하는 것이 조금 다른 특성을 가지기 때문에 위상을 1(5.625°)부터 가변의 마지막 값인 64(360°)까지 총 64번 가변 하여 감쇄 값을 Sweep한 시험 데이터를 그림 2에 표현하였다.

그래프로 확인 할 수 있듯이, 위상 값을 더 많이 천이 시켜 놓을수록, 다기능 모듈 감쇄 값이 더욱 큰 오차를 보였다. 감쇄 값 0 ~ 5dB 구간과 10 ~ 20dB 구간, 27 ~ 31.5dB에서 큰 오차를 가진 특성을 확인을 할 수 있다. 오차를 가지게 되는 하드웨어적 원인은 표 1에 정리하였다.

그림 3은 다기능 모듈을 구성하고 있는 회로 블록도 이다. RF 경로는 SMP 커넥터를 거쳐 높은 입력을 막아주는 제한기(Limitter)를 거친 RF 신호가 MFC로 들어가 감쇄 값을 적용 받는다.

Fig. 3. 
MFC module block

이후 MFC의 출력 신호가 약 2단의 증폭기를 거쳐 신호가 증폭되고 마지막 대역 외 주파수를 제거하기 위한 대역통과필터(BPF, Band Pass Filter)를 거친 후, 최종 출력으로 나오게 된다. 대역통과필터를 사용한 이유는 측정 시, 원하는 주파수영역 이외의 불요파 및 하모닉 성분을 제거하여 조금 더 정확한 측정을 위해 회로 구현에 포함하였다. 일반적으로 RF 신호를 모니터링하기 위해 입/출력 단에 RF 디텍터 회로를 추가를 하지만 본 논문에 사용된 회로는 버짓으로 인해 DRA1과 DRA2사이에 추가하였다. RF 디텍터는 RF 신호 검출용도의 특정 칩을 사용한 것이 아닌 공간 및 RF 경로의 격리도를 이용해 약 30 ~ 35dB의 커플링 값을 가지도록 설계 하였다. 마지막으로 신호분석기(Spectrum analyzer)를 통해 그림 3의 블록도 입력과 출력을 SMP-SMA 커넥터를 이용해 측정을 하게 된다.

Fig. 4. 
MFC module correction algorithm simulation

그림 5는 보정을 진행하기 위한 알고리즘이고, 실제 MFC를 제어하기 해 저장된 초기 값은 그림 6, 알고리즘을 통해 생성된 값은 그림 7에 나타내었다. 여기서 진행하는 알고리즘은 보정 전 위상별 MFC 감쇄 값을 측정한 시험데이터가 기본이 된다.

Fig. 5. 
MFC module correction algorithm

Fig. 6. 
Value stored attenuation before correction

Fig. 7. 
Value stored attenuation with correction

그림 6과 같이 초기 저장된 값을 이용해, 위상별로 측정된 감쇄 값을 64x64행렬로 만들어 FPGA 메모리에 저장을 한다. 노트PC에서 UI를 통해 위상 값 1(5.625°), 감쇄 값 1(0.5dB)을 주게 되면 그 값을 받은 FPGA는 Flash Memory에 64x64행렬 형태로 저장되어있는 테이블에서 위상 값 1에 해당하는 행을 찾게 되고 위상 값 1행에서 감쇄 값을 0~31.5dB 까지 0.5dB 단위로 가변 해 측정된 데이터를 한 개씩 비교하게 된다. 이때 비교 값과 저장되어있는 데이터의 차이를 구해, 그 차이가 ±0.25dB 이하이면 그 값을 MFC 데이터 입력 값으로 전달하게 된다.

알고리즘의 차이 값을 ±0.25dB로 설정한 이유는 예를 들어 원하는 값이 5.5dB이면, 최소 가변단위가 0.5dB이므로 5.5dB의 이전 값은 6dB이고, 다음 값은 5dB가 된다. 이때 실측값이 5.75 ~ 5.25dB 사이 값이 측정 되었을 때의 명령 값을 테이블의 5.5dB에 설정하기에 알고리즘 차이 값을 ±0.25dB로 설정하였다. 이 알고리즘을 통해 새성된 새로운 비트 값은 그림 7에 나타내었다.

그림 7의 값을 시뮬레이션 도구(Matlab)를 통해 구현 시, 효과에 대해 예측해 볼 수 있다. 그림 4에 시뮬레이션 결과를 나타내었다. 매트랩 코드를 통해 그림 5의 알고리즘을 설계하여 시뮬레이션 상 결과는 원하는 값 대비 실제 값 차이의 최대치가 ±0.56dB로 예측되었다. 앞선 설명처럼 이론상 ±0.25dB가 가능지만, 기본 시험데이터에 특정 비트에 대한 실측값에 대해서는 원하는 값의 ±0.25dB내의 값이 없기에 알고리즘에 따라 그 다음 값을 찾아 적용 한 것이다. 보정 알고리즘 적용 후, 실제 값을 측정한 결과는 그림 8에 나타내었다.

Fig. 8. 
Measured value after correction algorithm

시뮬레이션 분석과 거의 일치하는 경향을 보였다. 초기 Proto 모델 제작 시, PCB 내의 RF 경로사이의 고립상태가 확보되지 않아 측정 시 위상 값의 오차가 거치는 경향을 보였는데, RF 경로사이에 순환기를 배치해 서로 다른 용도의 RF 경로에 격리도를 높여 측정 하드웨어 오차를 최대한 줄였다. 하지만 본 논문에서의 보정 알고리즘은 하드웨어 오차 특성이 반영하여 상위 시스템의 소프트웨어 단계에서 진행을 했기 때문에, 비선형성이 이미 보정알고리즘에 반영되어 시뮬레이션 값과 실제 측정값이 거의 유사하였다.

그림 9는 본 논문의 알고리즘을 검증하기 위해 제작된 증폭기가 포함된 다기능 모듈이다. 비선형성을 더욱 포함하기 위해, 비선형회로인 증폭기를 추가하였고, 대역 외 주파수 성분을 제거하기 위해 BPF를 추가하여 대역 외 주파수 성분을 제거하였다. 제작된 모듈의 RF입력은 DRA에 입력해 MFC의출력을 측정하였다.

Fig. 9. 
Fabricated MFC module

측정 결과는 시뮬레이션 결과와 유사하게 나옴을 확인하였다. DRA가 들어간 RF 성능은 특별한 변화 없이 보정 전후 계측기 측정오차 정도의 작은 차이를 보였고, 실제 알고리즘이 포함된 RF 신호크기 차이가 MFC 감쇄 별 ±1.75dB에서 ±0.61dB로 상당히 개선됨을 확인 할 수 있었다. 송신이득은 약 21.7dB가 측정되었고 표 2에 정리하였다.