이미지 센서 수요 만족을 위한 생산 프로세스 효율화 정책에 관한 연구

Ⅰ. 서 론

디지털 전환(Digital transformation)이 가속화됨에 따라 반도체 칩 수요가 급격하게 증가하고 있다. 특히 AI(Artificial Intelligence), 자율주행 자동차를 위한 고성능 반도체부터 스마트폰에 사용되는 이미지 센서(CIS, CMOS Image Sensor)와 같은 IT(Information Technology) 제품에 이르기까지 반도체 공급 부족 현상으로 인해 반도체를 활용한 산업 전반의 경기 침체가 우려되는 상황이지만 이로 인해 예상치 못한 반도체 초호황기가 기대되고 있다[1].

반도체 산업은 제품 종류와 생산정책에 따라 양산형 반도체(Make-to-stock)와 주문형 반도체(Make-to-order) 생산 방식으로 구분된다[2]. 대표적으로 DRAM과 NAND FLASH 제품은 고객 수요를 고려한 양산형 Mass 생산 방식이며, 주문형 반도체는 다양한 고객사로부터 AP(Application Processor) 칩, GPU(Graphic Processing Unit), 이미지 센서 등 제품 생산을 위탁받아 제조(파운드리)하고 있으며 다변화된 고객사의 특성상 다품종 제품의 혼류생산(Product-mix) 정책을 적용하고 있다.

자율주행 자동차, 스마트폰의 수요가 급증함에 따라 이미지 센서의 사용량도 같이 증가하고 있다. 특히 자동차 업계에서는 반자율 주행(ADAS, Advanced Driver Assistance System)의 차선 추적 기능 등에 사용되는 반도체 칩의 부재로 출고 대기가 한없이 길어지고 있으며, 기존 디지털카메라에서 고화소(Pixel) 렌즈를 장착한 스마트폰으로의 전환도 이미지 센서 제품의 사용량을 견인하고 있다.

4차 산업혁명의 눈이라고 불리는 이미지 센서는 디지털카메라와 스마트폰은 물론이고 노트북과 자동차 등 카메라가 사용되는 모든 전자제품에 사용된다. 시장조사업체인 스트래티지 애널리틱스(SA)에 따르면 이미지 센서 시장은 22년 173억달러(21조 368억원)을 거쳐 23년에는 196억달러(23조 8336억원)로 크게 성장할 전망이다. 전체 이미지 센서 시장의 40% 이상을 점유 중인 소니의 뒤를 이어 삼성전자 파운드리 사업부가 점유율 확보와 1위 자리를 탈환하기 위해 적극적으로 시장을 공략하고 있다. 삼성전자는 고성능 반도체 제조 기술을 활용하여 초고화질 이미지센서를 생산하고 있으며, 시장 경쟁력을 확보하기 위한 전략으로 지난 2019년 센서 시장 최초로 1억 800만 화소 이미지센서를 개발하였으며, 2021년 2억 화소에 달하는 제품을 업계 최초로 출시하였다.

CMOS(Complementary Metal-Oxide Semiconductor) 이미지 센서는 카메라 렌즈로 들어오는 아날로그 형태의 빛을 전기적인 영상신호로 변환하는 시스템 반도체다. 빛 에너지를 전기적 에너지로 변환하여 영상 혹은 사진 파일을 생성하며, 카메라의 필름과 같은 역할을 하게 된다. 일반 반도체 공정인 CMOS 생산 방식을 활용하기 때문에 가격 경쟁력이 높고 소형화가 가능하다는 장점이 있으며, 집적도가 높고 전력소비량이 적어 배터리 수명이 중요한 모바일 시장에서 선호하고 있다. 이미지 센서는 그동안 디지털카메라, 스마트폰에 제한적으로 사용되었으나, 최근에는 사물 인식이 중요한 자율주행차 등으로 확대 적용되고 있다.

그림 1은 피사체로부터 받아들인 빛을 굴절시켜 이미지 센서로 받아들인 뒤 전기적인 영상신호로 변환하는 원리를 도식화하여 보여주고 있다. 고화소 및 고성능의 이미지 센서일수록 영상신호로 변환된 정보가 더 많이 담긴 이미지 파일로 만들어 낼 수 있다.

Fig. 1.

Principles of image generation

이미지 센서는 시스템 반도체라는 특성상 메모리 반도체 칩을 생산하기 위한 공정 프로세스와 매우 유사하지만, 칩 완성품 기준으로 봤을 때는 제조 공정이 약간 상이하다. DRAM과 같은 메모리 반도체 생산 프로세스는 물량의 흐름과 생산정책에 따라 Decoupling point를 기준으로 Front-end와 Back-end로 구분된다. Front-end의 경우 Photolithography(이하 Photo) 설비를 이용한 Fabrication 공정과 EDS(Electrical Die Sorting) 공정으로 이루어져 있고, Back-end에서 Assembly, Test 그리고 Packaging 공정을 거쳐 제품이 생산된다. 일반적인 반도체 칩의 경우 고가의 Photo 설비를 활용한 Fabrication 공정에서의 생산량이 전체 제품의 생산량이 결정되며, Photo, Etch, CVD(Chemical Vapor Deposition) 공정 등으로 이루어져 하나의 레이어를 구성한다. 이미지 센서 제품은 통상적으로 반도체 공정 프로세스와 동일하게 물량이 흘러가지만, Fabrication 공정에서 센서(Sensor)와 기판(PCB)의 1:1 부품 조합(Kitting, 두 장의 웨이퍼가 하나로 결합)으로 센서 제품이 생산된다. 센서는 반도체 공정을 거쳐 생산된 칩이며, 기판은 센서의 전력을 조절하기 위한 회로장치로 센서와 기판이 결합되어 단일 이미지 센서 제품이 만들어지게 된다.

본 논문에서는 이미지 센서 반도체 산업의 특성을 반영하여 센서와 기판 조합을 위한 최적화 모형(생산량 최대화)과 재공 부족분(Shortage)이 고려된 투입량 산출 로직을 개발하였으며, 효율적 재공 할당을 위해 설비 가동률을 고려한 스케쥴링 방법론을 제안하고자 한다. 2장에서는 기존 연구 현황을 정리하였으며, 3장에서는 문제 정의와 본 논문에서 제안하고자 하는 방법론에 대해 서술하였다. 4장에서는 제안된 모델에 대한 실험결과를 평가하고 분석하였으며, 마지막으로 5장에서는 결론과 향후 연구방향에 대해 기술하였다.

Ⅱ. 관련 연구

반도체 제조 프로세스를 대상으로 한 연구는 최적화 모델링과 휴리스틱 기반의 스케쥴링 방법론에 의한 접근 방법으로 주로 진행되어왔다. 이러한 방법론들의 목적은 생산량을 극대화하고 공정 내 재공을 효율적으로 통제하여 제조공기를 단축하고자 하는 것이었다.

반도체 생산 프로세스에서 적정 수준의 재공을 유지하는 것은 중요한 문제이다. 재공은 생산량을 결정하는 주요 관리지표인데, 설비의 생산용량에 비해 재공이 적을 경우 생산량이 줄어드는 결과를 초래하고 이와 반대로 생산량을 위해 높은 수준의 재공을 유지하면 제조공기도 길어지기 때문이다. 이러한 갈등을 해결하기 위해서는 적정한 수준의 재공을 유지해야 한다. 이를 위해 고정된 수준의 재공을 유지하는 생산정책에 관한 연구나 얼마만큼의 재공을 유지해야 적합할지를 파악하고자 하는 연구가 이루어졌다[3]-[5]. 이 연구를 통해 총 재공량을 통제하거나 적정 수준의 재공을 유지할 수 있도록 했다. 재공을 공정 내 설비에 할당하는 방법론을 제안한 연구에서는 복잡한 공정 프로세스를 가정하여 적용할 수 있지만 로트별로 생산 계획 수립에 따라 데이터의 사이즈가 급격히 증가할 수 있는 위험성이 있었다[6]. 총 생산가용시간을 최소화하여 고객 납기를 충족시키기 위한 로트 우선순위 대기열 네트워크 기반의 최적화 모형에 대한 연구도 진행되었다[7]. 생산공정 내 과도한 웨이퍼 할당은 불필요한 재공을 생성하게 되고 설비의 과부하를 초래하게 되어 생산량을 감소시키고 제조 공기를 증가시키는 문제가 발생하는데 이를 위해 웨이퍼-고객 주문을 매칭하여 고객 납기를 만족시키기 위한 웨이퍼 할당 최적화 모형을 제안하였다[8]. 설비 가용 능력을 고려한 용량 할당 문제를 풀기 위해 혼합정수 선형계획법(Mixed integer linear programming) 기반의 최적화 모형을 제안하였으며[9], 실제 제조 데이터에 기반한 실험 결과를 통해 적용 가능성을 검증하였다. 뉴럴 네트워크나 대기 네트워크를 통해 산출된 적정재공을 이용하여 재공의 밸런스를 유지하기 위한 디스패칭 기법을 제안되었으며[10], 알고리즘를 통해 산출된 적정 재공을 통해 재공 밸런스 유지하도록 하는 최적화 모델을 제안하였다[11][12]. 이 연구를 통해 공정간 재공 밸런스 유지를 위한 적정 재공의 양을 산출하였다.

스케줄링은 투입규칙과 디스패칭 방법론으로 구분하여 정의할 수 있는데, 다양한 투입 규칙과 디스패칭 방법론에 대한 연구가 진행되었다[4]. 투입 규칙이 디스패칭보다 제조공기에 있어 더 좋은 성과를 보이는 것으로 나타났으며, 이 결과는 재공의 수준이 제조공기에 영향을 끼친다는 것을 암시한다. 선형계획법과 시뮬레이션 기법을 통해 투입계획을 수립하는 모델도 제안되었으며[13], 이 방법론을 통해 제조공기를 예측한 후 이를 이용해 수요량을 달성할 수 있도록 투입계획을 제안하는 연구를 진행하였다. 반도체 생산 프로세스에서 최종 테스트 공정을 대상으로 휴리스틱 기반 솔루션을 통해 총 가중 지연(Total weighted tardiness)을 최소화할 수 있는 스케줄링 기법을 제안하였다. 반도체 생산 공정 중 하나인 Furnace는 반도체 웨이퍼에 고온을 가하여 산화막을 형성하는 공정으로 단일 웨이퍼가 투입되는 것이 아니라 복수 개의 웨이퍼가 동시에 투입되어야 하므로 배치 처리가 매우 중요하다[14]. 다양한 제약조건을 반영한 작업 스케줄링을 제안하였으며[15], 로트 로딩 시퀀스를 효율화하여 생산량을 극대화하기 위한 스케줄링 모형을 제시하고 실험결과를 검증하였다[16].

Ⅲ. 문제 정의 및 모델링

디지털 전환 추세가 가속화되어 반도체 칩 수요가 증가하기 이전에는 단일 제품 기준의 많은 양의 칩을 생산하는 것이 고객 수요를 만족시키고 전체 매출을 높이는 생산전략이었다. 그러나 고객 수요의 다변화, 긴 제조 리드타임, 칩 성능의 향상으로 인한 공정 복잡화 등으로 인해 단시간 내에 제품 혼합생산 정책을 수립하는 것이 글로벌 생산전략에 더 부합하게 되었다.

특히 이미지 센서 분야에 있어서 유연한 생산 계획을 수립하기 위해 투입량 조절을 통한 라인 내 재공 컨트롤 정책 수립에 대한 필요성이 증대하게 되었다. 이에 본 연구에서는 센서와 기판의 재공 조합을 고려하여 생산량을 최대화하기 위한 최적화 모델링 방법론과 산출된 생산량을 기반으로 재공 부족분에 대한 물량을 투입하는 스케줄링 기법을 제안하고자 한다.

본 논문에서 제안하고자 하는 최적화 모델은 센서와 기판의 조합에 의한 제품 생산량을 최대화하기 위한 방법론으로 Fabrication 공정에서의 물류 흐름이 단일 웨이퍼가 아니라 센서와 기판 1:1 조합되어 흘러가는 이미지 센서의 생산 프로세스를 고려하였으며, 최적화 방법론에 의해 산출된 최적 생산량을 바탕으로 생산량에 기여하지 못하는 재공 부족분들에 대한 투입량 산출 로직을 적용하였다. 이를 통해 라인 내 재공 밸런스를 위한 재공 컨트롤과 생산량 최대화 문제를 해결하고자 한다.

스케줄링 모델은 공정을 단순화하여 단순히 물류의 흐름만을 고려한 것이 아니라 이미지 센서를 생산하기 위한 재공 현황과 설비 가용 능력에 따른 라인별 생산량을 결정하고 고객 수요 대응을 위한 투입량을 산출하여 제품의 혼류생산 계획 수립이 가능하도록 하는 방법론이 특징이라고 할 수 있다. 특히 재공 적체를 최소화하고 원활한 물류 흐름을 통해 생산 리드타임 감소와 수요 변동에 대응하기 위한 최적의 생산정책으로 평가할 수 있겠다.

3.1 이미지 센서 조합 문제

이미지 센서를 생산하기 위한 Fabrication 공정은 대표적인 병목공정으로 레이어의 설비 가용량, TAT 및 재공 상황에 따라 최종 생산량이 결정된다. 특히 고객 수요에 의한 여러 종류의 웨이퍼 제품들이 생산라인에서 혼류제품(Product-mix)으로 흘러가고 복수의 설비들을 공유하고 있기 때문에 생산 물류 흐름을 제어하는 것이 매우 어려운 문제이다.

라인 내 재공의 경우 오랜 시간 방치되어 다음 생산 단계로 흘러가지 못할 경우 웨이퍼의 결함을 초래하게 되고 이는 일정 수준 이상의 수율(Yield) 유지하지 못하게 됨에 따라 결국 생산량 저하가 발생하게 된다. 특히 이미지 센서 제품의 경우 센서와 기판의 조합으로 완성품이 생산되는데, 센서와 기판이 동일한 수량의 재공으로 생산라인에 존재해야 완성된 제품으로 출하가 가능하다. 표 1은 이미지 센서 제품 종류에 따라 조합이 필요한 센서의 타입과 기판의 재공 현황을 가정하고 있다. 수요 1과 2는 모두 각각 100, 80개의 최종 제품이 필요하다.

Table 1.

Calculation of image sensor combination

센서 타입 1은 기판 A와의 조합(Sensor Type 1–PCB Type A)이 필요하고 센서 타입 2는 B 기판과의 조합을 통해 완성품으로의 생산이 가능하다. 이는 100개를 수요 1을 만족시키기 위해 센서 타입 1 100개와 기판 A 100개의 재공이 필요하지만, 기판 A가 50개만 존재하므로 최종 제품은 50개만 생산이 되고 센서 타입 1의 재공은 50개가 그대로 남게 됨을 의미한다. 고객 수요 2의 경우에는 80개가 생산되어야 하지만 센서 타입 2는 50개, 기판 B는 120개가 재공으로 존재하여, 최종 고객 수요를 만족시키지 못하고(Shortage : 30개) 기판 B의 재공이 70개가 남는 현상이 발생한다.

Fabrication 공정까지는 물류의 흐름이 웨이퍼 단위로 흘러가지만, EDS 공정 이후 웨이퍼는 칩 단위로 변경되어 후공정 프로세스로 진행된다. BSI(Back Side Illumination) 공정은 빛을 센서 후면부에서 받아들여 포토다이오드에 입사되는 수광량을 높이는 기술이며, CF(Color Filter)는 웨이퍼 표면에 컬러필터를 입히는 공정이다. 이미지 센서 제품의 경우 BSI 공정에서 웨이퍼와 웨이퍼가 1:1로 조합되어 물류의 흐름이 진행된다.

본 논문에서는 이미지 센서의 생산량을 최대화하기 위한 생산전략으로 선형계획법을 이용하여 최적화 모델을 적용하였으며 센서와 기판의 조합, 가용 및 잉여 재공 등 다양한 제약 조건을 반영하여 모델링하였고, 최대한 제품 생산 프로세스와 유사한 수리 모델이 되도록 하였다.

그림 2는 이미지 센서 생산을 위해 Fabrication 공정에서 센서(Sensor)와 기판(PCB)의 1:1 부품 조합(Kitting)으로 제품이 생산되는 프로세스를 도식화하여 보여주고 있다.

• Indices
• b : 센서와 기판의 재공 인덱스(b = 1,2,⋯,B)
• k : 센서와 기판의 조합 가능 인덱스(k = 1,2,⋯,K)
• c : 센서와 기판이 조합된 인덱스(c = 1,2,⋯,C)
• 　
• Parameters
• D_c : 센서와 기판 조합 c의 수요량
• WIP_b : 센서와 기판 b의 재공 수준
• R_c,k,b : 재공 b, 조합 k, 조합된 제품 c의 수
• U_b : 조합되지 못한 잉여 재공 b
• 　
• Decision Variables
• X_c,k : 조합 가능한 k, 조합된 제품 c의 생산량
• X_c : 제품 c의 생산량

Fig. 2.

Flow of CIS manufacturing process

이미지 센서 제품의 경우 센서와 기판이 1:1 조합이 가능한 재공들을 고려하여 고객 수요 만족과 생산량을 최대화하는 프로세스를 모델링하기 위해 인덱스를 설정하였으며, 목적함수 및 제약조건을 구성하였다.

$\[ Max \sum _c^{}{X}_c/D_c \]$

(1)

고객 수요량에 만족하기 위해 센서와 기판의 조합에 의한 생산량을 최대화할 수 있도록 목적함수를 모델링하였다.

$\[ \begin{array}{ccc}{X}_c\le D_c\hfill & \hfill & \forall c\hfill \end{array} \]$

(2)

$\[ \begin{array}{ccc}\sum _c^{}\sum _k^{}\left(R_{c,k,b}\times X_{c,p}\right)+ U_b \le {WIP}_b\hfill & \hfill & \forall b,k\hfill \end{array} \]$

(3)

$\[ \begin{array}{ccc}\sum _k^{}{X}_{c,k}= X_c\hfill & \hfill & \forall c\hfill \end{array} \]$

(4)

$\[ U_b, X_c, X_k\ge 0 \]$

(5)

식 (2)는 제품 생산량이 고객 수요량을 초과할 수 없다는 제약조건이며, 식 (3)은 조합 가능한 센서와 기판의 제품 수가 조합이 되지 않은 재공을 포함하여 전체 재공 수준을 넘어설 수 없는 제약을 표현하고 있다. 센서와 기판 1:1로 조합되어 전체 제품 생산량과 동일하도록 식 (4)에서 보여주고 있다. 마지막은 변수들의 비음조건을 나타내고 있다.

Ⅳ. 실험 결과

본 논문에서 제안하는 이미지 센서 생산량 최대화를 위한 최적화 모델링 및 설비 할당 스케줄링 룰 모형에 대한 타당성을 검증하기 위하여 실 데이터에 기반한 데이터 셋을 생성하고 적용하였다. 데이터 셋은 30개의 레이어에 30대의 설비가 있다고 가정하였으며, 20개의 제품이 혼합되어 흘러간다고 가정하였다. 제품이 최종 생산되는데 소요되는 시간은 30일, 설비 가동시간은 1,440분(24시간 × 60분)으로 정의하고 웨이퍼 하나를 생산하는데 소요되는 시간은 균등분포(Uniformly distribution)를 고려하여 [1.0, 2.6]분 사이에서 발생되도록 하였다. 사이클 타임은 [1.3, 1.7] 사이에서 생성되도록 하였으며, 실험은 수요 패턴의 다양성을 위해 총 6개의 케이스를 생성하였다.

케이스 1번에서 3번은 수요량(평균)을 고정하였고, 케이스 4번에서 6번은 수요량(평균)에 2배를 곱한뒤 난수를 취하여 매일의 목표 생산량을 결정하였다.

Table 2.

Case of demand pattern

초기 재공은 목표 생산량(일주일)의 평균 수량에 사이클 타임을 곱하여 생성하였으며, 제품의 최종 생산량은 가장 마지막 레이어를 통해 생산되는 양을 기준으로 가정하였다. 재공의 다양한 투입 형태에 따른 실험 결과를 분석하기 위해 CONWIP, FIXED, UNIFORM 투입 규칙을 설계하여 적용하였다. CONWIP은 마지막 레이어에서 생산되는 수량과 투입량을 동일하게 결정하였으며, FIXED의 경우 각 제품들의 평균 수요량을 계산하여 매일 투입될 수 있도록 하였고, 마지막으로 UNIFORM 투입 규칙은 각 제품의 평균 수요량에 기반하여 무작위로 재공의 투입량을 결정하였다.

Throughput으로 표현되는 웨이퍼의 생산량은 가장 마지막 레이어를 통해 생산되는 수량을 의미하며, Shortage는 수요량에서 생산량과 재고분을 차감하여 생산에 기여하지 못하는 양을 표현한다. 마지막으로 Inventory는 수요 대비 생산되지 못하고 남아있는 수량을 의미한다.

표 3은 각 투입 규칙에 따라 마지막 레이어를 거쳐 생산되는 Throughput 결과를 보여주고 있다. 생산량 측면에서 재공을 투입 정책으로 조절하는 CONWIP 및 FIXED 투입 규칙에 비해 약 1∼2% 이상 생산되는 결과를 보여주었다.

Table 3.

Result of throughput

표 4는 재공 부족(Shoatage)에 대한 결과를 보여주고 있는데, 이는 센서와 기판의 1:1 조합에 기여하지 못하는 부족분을 나타낸다. 재공이 부족하다는 것은 반대로 조합이 되지 못하는 잉여 재공이 생성될 수도 있음을 의미한다. 본 논문에서 제안하고자 하는 방법론의 특성상 조합 가능한 재공을 우선적으로 소진하고 부족분에 대한 투입량을 결정하기 때문에 다른 투입규칙에 비해 재공부족분 측면에서 큰 강점을 보이고 있다. Case 1에서 Case 6까지의 결과를 보면, Case 2에서 재공 소진 측면에서 가장 좋은 37%의 개선된 결과를 보였는데, Case 3에서는 15% 수준으로 더 나은 결과를 보여주었다. 이는 초기 재공값이 Case 2가 Case 3에 비해 전체 레이어 내 균일하게 초기 재공이 생성되어 모두 소진할 수 있도록 실험이 진행되었기 때문이며, 불필요한 재고가 생성되지 않도록 적은 투입량으로 수요를 모두 충족했다는 분석이 가능하다. 평균값을 비교해 봤을 때 CONWIP과는 약 10%의 개선된 효과를 보여주었으며, FIX, UNIFORM 규칙에 비해 32%~40% 정도 향상된 결과를 보여주었다.

Table 4.

Result of shortage

표 5는 수요량에 기여하고 남은 재고량의 현황을 보여주고 있다. 생산품질 및 생산비용에 영향을 미치는 재고비용 감축면에서의 재고량은 약 6%∼26%의 감소 효과가 있음을 실험결과를 통해 도출되었다.

Table 5.

Result of inventory

Ⅴ. 결론 및 향후 과제

COVID-19 팬데믹 이후 비대면 활동이 일상화됨에 따라 반도체 공급이 수요를 따라가지 못하면서 생기는 수요 부족으로 반도체 사용량 증가 현상이 나타나고 있다. 특히 자율주행 자동차, 스마트폰 등에 사용되는 이미지 센서의 사용량도 같이 증가함에 따라 생산량을 극대화하기 위한 수요 만족 효율화 정책에 대한 방법론을 개발하여 본 논문에서 제안하였다. 이를 통해 이미지 센서 재공들의 조합(Kitting)을 최적화하여 생산량을 극대화하고 설비 할당 스케줄링 방법론을 적용하여 라인 내 재공 상태의 밸런싱 유지할 수 있도록 하였다. 투입량 결정 규칙과 전통적으로 사용되는 재공 투입 정책과의 실험결과 분석을 통해 실제 생산라인에 적용 가능성을 도출하였으며, 이를 통해 생산량 극대화 측면에서의 효율적 재공 소진 정책에 대한 우수성을 검증하였다.

다변화 되는 고객 수요를 만족시키기 위한 혼합제품 생산정책이 반영된 투입량 산출 기법은 부재하였는데, 본 연구를 통해 생산라인에서 발생되는 재공 적체 현상을 효율적으로 감소시킬 수 있다는 점에서 학술적 기여도가 있다고 평가할 수 있겠다. 특히 실제 반도체 제조 분야에서는 다양한 방법론을 통해 최적화된 투입규칙에 대한 과제가 수행되고 있으며, 효율적 재공관리와 생산량 증대 측면에서 기여하고 있다.

본 연구에서는 이미지 센서 제품의 생산 프로세스의 특성을 반영하여 생산공정을 모델링하고 제약조건을 반영하고자 하였으나, 실제 반도체 생산을 위해 적용되는 공정 특성, 제품 물류 흐름 및 생산비용 등을 모두 반영하지는 못하였다. 특히 실험에 사용된 데이터들과 실험 환경 등도 최대한 반도체 생산라인에 근접하도록 모델링 하였으나, 방대한 양의 제조 데이터와 복잡한 공정 프로세스를 모두 적용하기에는 여전히 한계가 존재한다. 추후 연구 방향으로는 실제 이미지 센서 제품 데이터에 기반한 실험 환경을 구성하고 반도체 제품의 물류 흐름을 실제 생산라인에 맞춰 시뮬레이션할 수 있는 생산 프로세스를 정의하여 모델링하고 그 결과를 검증해 보고자 한다.

References

• S. S. Park, B. J. Shin, and H. S. Uh, "Recent Technology Trends and Future Prospects for Image Sensor", Jornal of the Microelectronics and Packaging Society, Vol. 27, No. 2, pp. 1-10, Jun. 2020. [https://doi.org/10.6117/kmeps.2020.27.2.01]
• Y. H. Lee and T. Kim, "Manufacturing cycle time reduction using balance control in the semiconductor fabrication line", Production Planning and Control, Vol 13, No. 6, pp. 529-540, Nov. 2002. [https://doi.org/10.1080/0953728021000014954]
• M. L. Spearman and M. A. Zazanis, "Push and Pull Production System: Issue and Comparisons", Operations Research, Vol. 40, No. 3, pp. 521-532, Jun. 1992. [https://doi.org/10.1287/opre.40.3.521]
• L. M. Wein, "Scheduling semiconductor wafer fabrication", IEEE Transactions on Semiconductor Manufacturing, Vol. 1, No 3, pp. 115-130, Aug. 1988. [https://doi.org/10.1109/66.4384]
• Y. H. Lin and C. E. Lee, "A total standard WIP estimation method for wafer fabrication", European Journal of Operational Research, Vol. 131, No. 1, pp. 78-94, May 2001. [https://doi.org/10.1016/S0377-2217(99)00446-4]
• C. Habla, L. Monch, and R. Driebel, "A Finite Capacity Production Planning Approach for Semiconductor Manufacturing", Proc. of the 3rd Annual IEEE Conference on Automation Science and Engineering, Scottsdale, AZ, USA, pp. 82-87, Sep. 2007. [https://doi.org/10.1109/COASE.2007.4341734]
• O. Bernhard, R. Boualem, and R. Gerald, "Optimization lot priority rules in semiconductor production system", IFAC-PapersOnLine, Vol. 52, No. 13, pp. 1260-1265, 2019. [https://doi.org/10.1016/j.ifacol.2019.11.371]
• C. D. Patrik, A. Jelle, and A. Alp, "Optimizing class-constrained wafer-to-order allocation in semiconductor back-end production", Journal of Manufacturing System, Vol. 57, pp. 72-81, 2020. [https://doi.org/10.1109/WSC40007.2019.9004863]
• G. Amir, A. Radhia, L. Georg, E. Kamil, and H. Cathal, "Optimizing capacity allocation in semiconductor manufacturing photolithography area-case study:Robert Borch", Journal of Manufacturing System, Vol. 54, pp. 123-137, Jan. 2020. [https://doi.org/10.1016/j.jmsy.2019.11.012]
• C. J. Kuo, C. M. Liu, and C. T. Chi, "Standard WIP determination and WIP balance control with time constraints in semiconductor wafer fabrication", Journal of Quality, Vol. 15, No. 6, pp. 409-423, Dec. 2008. https://www.airitilibrary.com/Publication/PublicationIndex/10220690, .
• Y. H. Lee and B. J. Lee, "Push-pull production planning of the re-entrant process", The International Journal of Advanced Manufacturing, Vol. 22, No. 11, pp. 922-931, Dec. 2003. [https://doi.org/10.1007/s00170-003-1653-7]
• B. Lee, Y. H. Lee, T. Yang, and J. Ignisio, "A due-date based production control policy using WIP balance for implementation in semiconductor fabrication", International Journal of Production Research, Vol. 46, No. 20, pp. 5515-5529, Sep. 2008. [https://doi.org/10.1080/00207540701369213]
• Y. F. Hung and R. C. Leachman, "A production planning methodology for semiconductor manufacturingbased on iterative simulation and linear programming calculations", IEEE Transactions on Semiconductor Manufacturing, Vol. 9, No. 2, pp. 257-269, May 1996. [https://doi.org/10.1109/66.492820]
• K. Dominik and M. David, "Semiconductor final-test scheduling under setup operator constraints", Computer & Operations Research, Vol. 138, pp. 391-401, Feb. 2022. [https://doi.org/10.1016/j.cor.2021.105619]
• W. Kan, H. Edward, W. Mengchang, and Z. Meimei, "Job scheduling of diffusion furnaces in semiconductor fabrication facilities", European Journal of Operational Research, Vol. 301, No. 1, pp. 141-152, Aug. 2022. [https://doi.org/10.1016/j.ejor.2021.09.044]
• M. Massimo and U. Marcello, "A scheduling approach for chemical vapor deposition processes in the production of semiconductors", IFAC-Papers On Line, Vol. 52, No. 13, pp. 505-510, 2019. [https://doi.org/10.1016/j.ifacol.2019.11.116]