Home

본 논문에서 설계하는 산업용 제어시스템의 하드웨어 구성은 그림 2와 같다. 하드웨어는 두개의 보드로 구성되며 첫번째 보드는 프로세서, ADC, DAC, 직렬통신, 이더넷통신, SDRAM, eMMC, MMCSD, JTAG을 포함하고 두번째 보드는 I/O 확장장치와 DIO단자를 포함한다.

Fig. 2. 
Block diagram of industrial control system hardware

AM3359 MPU의 외부 메모리 인터페이스(EMIF)를 통해 DDR3L 2Gb (128M×16) 용량의 SDRAM을 장착하며, 멀티미디어카드 인터페이스를 통해 내장 플래시 저장장치로 8비트 데이터 버스 구조를 갖는 4GB 용량의 eMMC를 장착한다. 또한 멀티미디어카드 인터페이스를 통해 Micro SD 카드를 지원하도록 설계한다.

UART 인터페이스를 이용하여 RS-232와 RS-422 규격의 직렬통신을 지원하며 프로세서의 디버그 환경을 구축하기 위해 Compact TI 20-Pin 규격에 맞춘 20핀 헤더 JTAG 인터페이스를 장착한다.

AM3359와 16비트 8채널의 ADC와 16비트 4채널의 DAC를 SPI를 사용하여 연결하여 각 장치를 제어하고 아날로그 신호 입출력을 수행한다. MII를 통하여 두개의 패스트 이더넷 포트를 지원하고 이더넷 포트를 위한 PHY 칩에 공급해야 하는 25Mhz 클럭은 I2C를 통해 제어되는 3채널 Clock Generator 칩에서 생성되어 공급된다. 또한, Clock Generator 칩은 두 개의 PHY 칩 외에도 ADC에 클럭을 제공한다. 24비트 DI를 위해서는 프로세서의 24개 GPIO핀을 이용하여 구현하였으며 24비트 DO로는 I2C 또는 SPI I/O 확장장치를 장착하여 DO를 구현한다.

개발된 산업용 임베디드 제어시스템은 총 2층의 보드로 구성되어 있으며 그림 3과 같이 1층의 보드에는 DIO를 제외한 모든 주변장치 칩들이 위치하고 있으며 2층의 보드에는 그림 4와 같이 24비트 DI와 24비트 DO를 위한 I/O 확장장치 및 입출력 터미널 블럭이 위치하고 있다.

Fig. 3. 
1^st layer board of assembled control system

Fig. 4. 
2^nd layer board of assembled control system

설계한 제어 시스템은 1층과 2층에 독립적으로 전원부가 존재하며, 주전원으로 24V를 사용하며 이는 5V, 3.3V, ±12V로 변환되어 각 필요한 칩으로 전원이 인가된다. DIO를 위한 2층 보드는 1층보드와 40핀 헤더와 플랫 케이블로 연결되며 이를 통해 DI를 위한 GPIO 신호와 DO를 위한 SPI, I2C신호가 전달된다. 조립이 완료된 1층 보드는 그림 3과 같으며 DIO 부를 포함하는 2층 보드는 그림 4와 같다.

응용프로그램 개발 환경은 TI사에서 제공하는 RTOS를 기반으로 구축한다. TI사의 웹사이트에서 AM335x용 RTOS 기반 SDK를 내려 받아 윈도우 PC에 설치하고 다음과 같은 이식 과정을 통하여 구축한다. 우선 개발된 보드에서 AM3359 MPU와 주변장치와 연결된 방법에 적합하도록 SDK의 Pinmux 파일을 수정하여 AM3359의 각 핀에 어떤 주변장치의 어떤 핀이 연결되었는지 설정한다. 이후 각 주변장치 별로 SDK에서 제공된 디바이스 드라이버를 시험하고 정상 동작할 수 있도록 관련 장치의 설정 파라미터를 적절하게 수정한다.

응용프로그램 개발이나 디바이스 드라이버 시험을 위해 윈도우 기반 HOST PC에 TI 사의 통합 개발 환경인 CCS(Code Composer Studio)를 설치하고 개발된 제어보드와 JTAG 포트로 연결하여 프로그램 다운로드, 실행, 디버깅을 수행한다. 개발된 제어보드의 AM3359와 HOST PC의 CCS 사이의 통신을 위해 제어보드의 20핀 JTAG 포트와 HOST PC의 USB 포트를 TI 사의 XDS110 JTAG Debug Probe를 사용하여 연결하고 XDS110은 AM3359의 ARM 코어에서 디버깅 기능을 지원한다.

본 논문에서 개발한 산업용 임베디드 제어시스템의 성능을 검증하기 위해서 시험용 프로그램을 작성하며 프로그램의 기본 동작 흐름은 그림 5와 같다. 먼저 전원이 인가되고 시스템이 초기화 되면 Modbus/TCP 서버가 동작하기 시작한다. 서버는 대기하다가 클라이언트의 접속이 시도되면 유효한 클라이언트와 연결하고 클라이언트로부터 요청을 기다린다.

Fig. 5. 
Program flowchart

클라이언트의 요청을 시작으로 Modbus/TCP 수신, 직렬 입력 수신, 8채널의 아날로그 변환, 24채널의 DI 수신을 모두 수행하고 결과 데이터를 저장한다. 저장된 데이터를 이용해 8루프의 PID 제어 연산을 수행하고 완료 후 직렬 출력, 4채널의 아날로그 출력, 24채널의 DO를 모두 수행한다. 그리고 서버는 다시 클라이언트의 요청에 따른 응답을 Modbus/TCP 패킷에 실어 전송한다. 즉 Modbus/TCP 패킷을 수신하고 모든 입출력 장치의 동작 후 Modbus/TCP 패킷을 송신하는 것이 설계한 프로그램의 한 주기이다.

본 논문에서 개발한 산업용 임베디드 제어시스템의 성능 시험을 위해 그림 3의 1층보드와 그림 4의 2층보드에 각각 24V 전원을 연결하고 DIO 신호를 전달하기 위해 1층보드의 40핀 헤더와 2층보드의 40핀 헤더를 플랫케이블을 이용하여 연결한다. 윈도우 10 운영체제 기반 HOST PC의 CCS 통합 개발환경의 디버그 모드를 이용하여 개발된 성능 시험용 프로그램을 제작된 보드로 다운로드 하여 보드의 동작 검증을 수행한다.

작성한 시험용 프로그램을 실행시켜 의도한 결과가 도출되는지를 확인하는데 확인 방법은 의도한 특정 동작 수행을 확인하기 위해 입력부에 함수발생기를 사용하여 신호를 인가하고 오실로스코프를 이용하여 프로그램 동작 시 입출력 부의 파형을 측정하여 정상 동작 여부를 확인한다. 서버와 연결하여 동작하게 되는 Modbus/TCP 클라이언트 프로그램은 Microsoft Visual Studio 2010을 이용하여 작성하고, 산업용 제어시스템의 동작 주기 성능 확인을 위해 1ms 이내의 주기로 Modbus/TCP 요청 패킷을 보내도록 작성한다.

그림 5의 시험용 프로그램의 순서도에 도시된 바와 같이 매 동작주기 마다 다양한 주변장치를 통한 입출력과 PID 제어 연산을 수행하고 그 과정에서 개발된 제어시스템의 핵심 기능과 성능을 나타내는 입출력 동작을 오실로스코프로 직접 측정하여 성능을 검증한다.

그림 6의 위쪽 파형은 ADC SPI 클럭, 아래쪽 파형은 ADC SPI 데이터를 나타내고 데이터는 SPI 클럭에 동기화 되어 MPU로 전달된다. 그림 6에 나타나듯이 ADC의 16비트 8채널의 아날로그 입력 값을 측정하여 프로세서로 전달하는데 약 20μs의 빠른 동작시간을 보여준다. 따라서 1ms의 전체 프로그램 동작 주기 동안 최소 50번의 아날로그 입력 값을 측정할 수 있고 적당한 횟수의 측정값의 평균값을 아날로그 입력 값으로 사용하면 잡음에 민감한 ADC의 단점을 보상할 수 있다.

Fig. 6. 
ADC operation test

그림 7의 위쪽 파형은 DI로 입력되는 구형파를 나타내며 아래쪽 파형은 PID 제어 연산을 완료 후 DI 입력 값을 DAC로 출력하는 신호를 나타낸다. DI의 값이 0에서 1로 변하는 시점에서 약 500μs 경과 후 DAC를 통해 원하는 전압 값이 출력되는 것을 확인할 수 있으며 이는 1ms 이내로 DI로부터 DAC 출력이 완료되는 것을 검증한다.

Fig. 7. 
DI and DAC output operation test

그림 8의 위쪽 파형은 ADC로 입력되는 구형파를 나타내며 아래쪽 파형은 PID 제어 연산을 완료 후 ADC 변환 값을 이용하여 ADC 입력과 같은 전압을 DAC로 출력하는 신호를 나타낸다. ADC로 신호가 입력된 시점에서 약 500μs 경과 후 DAC를 통해 원하는 전압 값이 출력되는 것을 확인할 수 있으며 이는 1ms 이내로 ADC 입력으로부터 DAC 출력이 완료되는 것을 검증한다.

Fig. 8. 
ADC input and DAC output operation test

그림 9의 위쪽 파형은 ADC로 입력되는 구형파를 나타내며 아래쪽 파형은 PID 제어 연산을 완료 후 ADC 변환 값을 DO로 출력하는 신호를 나타낸다. ADC로 신호가 입력된 시점에서 약 600μs 경과 후 DO를 통해 원하는 전압 값이 출력되는 것을 확인할 수 있으며 이는 1ms 이내로 ADC 입력으로부터 DO 출력이 완료되는 것을 검증한다.

Fig. 9. 
ADC input and DO operation test

그림 10의 위쪽 파형은 PC로부터 RS-232 포트로 입력되는 신호를 나타내며 아래쪽 파형은 PID 제어 연산을 완료 후 RS-422 포트를 통해 PC로 출력되는 신호를 나타낸다. RS-232의 신호가 입력된 시점에 약 약 100μs 이내에 RS-422 신호 값이 출력되는 것을 확인할 수 있고 이는 1ms 이내로 RS-232 입력으로부터 RS-422 출력이 완료되는 것을 검증한다.

Fig. 10. 
RS-232 input and RS-422 output operation test

마지막으로 개발한 제어시스템의 성능에 가장 큰 영향을 미칠 수 있는 Modbus/TCP 송수신 성능을 측정한다. 그림 5의 성능 시험 프로그램의 기본 동작 흐름에서 Modbus/TCP 패킷의 수신으로부터 Modbus/TCP 패킷의 송신까지가 프로그램의 한 주기이며 그림 11은 이 주기를 추정하기 위해 Wireshark를 사용하여 Modbus/TCP 패킷을 분석한 것이다.

Fig. 11. 
Wireshark analysis to verify the operating cycle of Modbus/TCP and all I/O devices

Wireshark는 산업용 제어시스템과 Modbus/TCP 연결을 위해 사용된 PC에서 동작하며 그림 11에서 그래프의 x축은 시간을 나타내며 y축은 초당 Modbus/TCP 요청 패킷의 전송된 수와 응답 패킷의 수신된 수를 각각 나타낸다. 그림 11의 그래프를 보면 초당 Modbus/TCP 요청 패킷의 수와 응답 패킷의 수는 동일하며 전송되거나 수신된 초당 패킷 개수의 최솟값은 999이며 이때 PC에서 패킷의 전송 주기를 계산해 보면 약 1.001ms임을 알 수 있다. 따라서 Modbus/TCP 패킷 자체의 전송 지연 시간을 고려하면 개발한 제어시스템의 Modbus/TCP 동작을 포함하는 모든 입출력 장치와 PID 제어 연산 동작 완료 시간은 1ms 보다 작다고 판단할 수 있다.